Hochinteressant und bekräftigt gleich meine These der AMD_Core-Architektur-Entwicklung. Dazu die schwammige Bestätigung von Jim Kellers +30% IPC-Behauptung des Zen5.

Ich war schon der länger der Meinung, dass Zen1-Zen2-Zen3-Zen4 die selbe Grund/Grobstruktur hatte, wo dann der Zen4 der eigentlich fertige Zen1-Architektur ist. (Man könnte sie auch die Entwicklungschritte der Zen1-Architekutr [Zen1a, Zen1b, Zen1c, Zen1d] bezeichnen.

Zen1 ... Front-End-Fokus ... 4 ALU-SMT ... "New-Core" = Neue Grobstruktur/Front-End-Architektur.
Zen2 ... FPU-Fokus ......... FPU-Verdopplung
Zen3 ... Front-End-Fokus ... Voll aktive Front-End-Technik (siehe Akku-Laufzeit-Verdopplung zu Zen1)
Zen4 ... FPU-Fokus ......... FPU_Features wie AVX-512 und AI (VNNI, BFloat16)

Also, zuerst in der ersten Runde mit Zen1 & Zen2 die Einheiten-Verdopplung bzw. der große Sprung in der Grobstruktur und in der zweiten Runde mit Zen3 & Zen4 die Optimierung, VOllaktivierung & Fähigkeiten-Steigerung.

Eine Steigerung der ALU-Einheiten war nach dem fertig entwickelt Zen1-Grob-Struktur eine logische Folge. Die Frage war für mich, ob 5 oder 6 ALUs. 5 ALUs, wenn die neue 5_ALU-Grob-Grund-Struktur nur eine Runde (Front-End- und FPU-Fokus) hat. 6 ALUs machen Sinn, wenn daran länger gearbeitet wird oder mit Zen6 eine spezielle Techniken (SMT-4) eingeführt wird, die mit so viel überschüssige Rohperformance nutzen kann.

Zen5 ... Front-End-Fokus ... 6 ALU-SMT

Entweder Zen6 erhält eine FPU-Verdopplung oder Zen5 hatte sie schon, wo Zen6 dann die Optimerungs-Runde mit SMT-4-Aktivierung sein könnte. So oder So könnte Zen5 mit 6-ALU und SMT-2 relativ ineffizienz werden, was AMD mit Zen5c bzw. dem E-Kern vorläufig kompensiert. Denn Zen5 wird in der APU gleich mit Zen5c eingeführt.

Die von Jim Keller erwähnte +30% IPC könnten Zen5 und Zen6 zusammen gemeint sein, also ZenII (Zen5+Zen6) vollausgebaut und optimiert, wie wir es von Zen4 kennen.

Ähnlich kennen wir es von Bulldozer (4-ALU-CMT), wo dann Bulldozer2 (Steamroller) die Weiterentwicklung für Foundry-Fertigung  mit IP-Technik sowie zur Automatischen Architektur-Entwicklung war und Bulldozer3 (Excavatur) die Weiterentwicklung mit High-Density-Libary war. Wobei sich Entwicklung jahre später beschwerten, dass viele Techniken in der neuen Grobstruktur (2-ALU-CMT) nicht mehr (fertig) entwickelt wurden, und der IPC gleich blieb.

Und es hört sich an, als ob AMD nicht nur CCX mit einheitlichen Kernen (nur ZenX oder ZenXC) sondern auch Mix-Versionen mit ZenX und ZenXC entwickeln wird.

Das ist eine starke AMD-Roadmap, wo AMD mit Zen5 Architekturmäßig Intel überholen könnte, vorallem wen Metaor-Lake mit 5Ghz bei +0% IPC stagnieren sollte. Erst recht, nachdem AMD die Dense-Core "so im nebenbei" auch entwickeln kann, während Intel den Atom-E-Kern komplett (also doppelt) entwickelt. Schließlich war Intel mit Sonny-Cove so IPC-Mäßig mit so +15-20% vorne, was Intel wegen 10nm-Probleme nicht 2019 ausspielen konnte. Und vielleicht nicht geplant schon 2017, als damals im Tick-Tock nicht nur die Struktur-Verkleinerung alle 2 Jahre geschafft wurde, sondern auch alle 2 Jahre ein echte Architekur mit +10-25% IPC bis Skylake eingeführt wurde.

Jetzt ergibt vieles Sinn.